❶ fpga毕业设计可以做什么求题目，不用太难，也别太简单，
基于FPGA和USB接口数据采集系统设计
基于FPGA的四路抢答器的设计
基于FPGA的移相PWM波形发生器设计
这3个题目应该还可以
❷ (急)基于Verilog的定点乘法器毕业设计
(急)基于Verilog的定点乘法器毕业设计
悬赏分：50 - 离问题结束还有 13 天 22 小时
RT，要做8位迭代乘法器，16位阵列乘法器和32位迭代，阵列乘法器，四个。
跪求论文，程序我有，看不懂...后天就要交了...急啊···
有高手帮我看下程序也行，最后谁做过这个设计的还留着没删的，能发一份就感激不尽了，我的邮箱是[email protected]
跪等好人那....压箱底儿的所有分都拿出来了，大家别嫌少哈...
❸ 急求：有没有人懂VHDL或者verilog的编程啊，求高手帮帮小女的毕业设计啊~不胜感谢！感激涕零啊~~
你到底是要描述硬件还是使用硬件？
verilog是用来描述硬件的
使用硬件的话，用C写嵌入式程序。
❹ 关于FPGA的毕设题目
本科毕业吗？可以做基于FPGA的数字时钟，基于FPGA的波形发生器，基于FPGA的交通灯设计等。
❺ 关于fpga的毕业设计选择
USB通讯的比较基础，网上例子比较多
读写内存的比较难，如果想迎难而上的可以做这个！这是研究生的毕业设计吧
如果自己真正认真做 都会有收获的！
❻ verilog_material嵌入式毕业设计求助大哥大姐们。！
楼主来这里看看吧,
或许能找到你需要的.
有很多计算机相关专业的毕业设计
http://shop58997076.taobao.com/
041ASP+ACCESS网络商品超市信息系统(源码+论文+开题+PPT)
希望能够帮到你!~~~~~~
❼ verilog设计
作为硬件描述语言，Verilog HDL具有如下特点：
能够在不同的抽象层次上，如系统级、行为级、RTL（Register Transfer Level）级、 门级和开关级，对设计系统进行精确而简练的描述；
2. 能够在每个抽象层次的描述上对设计进行仿真验证，及时发现可能存在的设计错误， 缩短设计周期，并保证整个设计过程的正确性；
3. 由于代码描述与具体工艺实现无关，便于设计标准化，提高设计的可重用性。如果 有C语言的编程经验，只需很短的时间内就能学会和掌握Verilog HDL，因此，Verilog HDL可以作为学习HDL设计方法的入门和基础。
❽ 小弟的毕业设计遇到一个瓶颈：我在用verilog写程序时，想将如985的个位，十位，百位，分别提取出来，如果
如果数据是个不变的值，就parameter data_buf=985；如果是变值，就先设个寄存器内存下985，比如data_buf，个位十位百位分别存在寄容存器buf0,buf1和buf2里，程序部分如下：
reg [9:0] data_buf; //或者parameter data_buf=985;
reg [3:0] buf0,buf1,buf2;
always@(posedge clk)
begin
buf0<=data_buf%10;
buf1<=(data_buf%100)/10;
buf2<=data_buf/100;
end
这就OK啦，但%和/很费资源，如果你能用移位解决当然最好