㈠ 毕业论文(设计)应完成的主要内容
论文主要内容其实就是论文需要解决的关键问题。举个例子，
为了使论文论点来源合理，论据有效，论证有力，符合理论逻辑，研究结论有实用性，本文在研究内容上做以下安排，并分别指出采用的研究方法：
（1）团体辅导的起源、概念、特点、功能、局限性、实用案例，并与个别辅导作对比，以此阐明团体辅导的理论及实践作用，作为本文研究的核心理论基础。
该部分采用文献综述法及理论研究法。
（2）大学生社会适应性的特点、现状以及存在的问题，目前研究报道中关于提高大学生社会适应性方面的建议与对策总结，以作为本文的研究背景来源，也是本文研究预期的实用价值。
该部分采用文献综述法及理论研究法。
（3）团体辅导用于干预大学生社会适应性的实验研究，数据处理，结果及讨论。这是本文的核心论证部分。
该部分采用实验研究法，问卷调查法，深度访谈法，数据统计法，理论分析法。
（4）论点若被证实，提出使用本文研究结论的建议及对策，增强研究的实用性；论点若被否定，则探讨分析结论不成立的可能性原因。
该部分采用理论分析法。
这部分就是本人写的其中一篇论文的核心内容部分。
如果还有疑问，我可以继续为您解答
㈡ 毕业论文设计应注意问题
先不说复内容，首先格制式要正确，一篇完整的毕业论文，题目，摘要（中英文），目录，正文（引言，正文，结语），致谢，参考文献。学校规定的格式，字体，段落，页眉页脚，开始写之前，都得清楚的，你的论文算是写好了五分之一。
然后，选题，你的题目时间宽裕，那就好好考虑，选一个你思考最成熟的，可以比较多的阅读相关的参考文献，从里面获得思路，确定一个模板性质的东西，照着来，写出自己的东西。如果时间紧急，那就随便找一个参考文献，然后用和这个参考文献相关的文献，拼出一篇，再改改。
正文，语言必须是学术的语言。一定先列好提纲，这就是框定每一部分些什么，保证内容不乱，将内容放进去，写好了就。
㈢ 关于毕业论文（设计）任务书的
一、毕业论文的总体熟悉 1、概念：毕业论文是有特定的审定标准的论文，对选题、中心论点、资料论据、框架结构、语言表述有明确的规定和要求。 2、对象：毕业论文是和专家的对话。不要写大段的作家生平、作品介绍，在最后答辩时同样要注重，陈述时不要介绍论文内容，而应该注重在为什么要写这篇论文、自己的创新点、局限性、不足这些地方。 3、标准和要求： 1）论点明确，要在3-5分钟之内能陈述清楚自己的论点。论点新奇论文可以达到优秀的水平。 2）中心突出，无论分几个方面说明，都要始终围绕中心主题。 3）论据充分，扎实。所找的材料要贴切论题，别人的评论、作家的自述、各家的论争、以前和现在的对这个论题所研究的结果都可以做论据。 4）思路清楚，结构合理。分段代表不同的思路，不同的层次。没有段落的文章不是好文章，反之，分段太多太碎的也不是好文章。分段不宜过多，3-5段。 5）表述要清楚明了。文字不要华丽，少用修辞手法，文章风格要质朴、清楚，语言要干净利落。 6）写作要规范。注释、引文要高度的严格，论点的提出要有依据，要做到学术规范。 7）要有新的角度、新的观点。 4、态度：要用全部的聪明和力量去完成，尽可能的查找一切的材料，要高度的重视、思考一切相关的问题，尽可能达到最大限度的深度和广度。 二、写作时注重的几个问题 1、选题（是至关重要的）：决不是随便选一个题目的问题。选题是一个复杂而丰富的过程，是对自己以往学习的一个完整清理的过程。要认真回顾对哪些内容印象更深、更感爱好，哪些是有可能写的比较好的，可能会接触哪些材料。题目本身的大小难易不是问题，是并不重要的，要害在于怎么写。怎么写永远比写什么重要，任何半点突破都是有价值的，和别人的差异就是价值。论题举例： 古典中的现代和现代中的古典（有着哲学思辨的意味） 论钱钟书知识的围城 论沈从文笔下的湘西女神 徐志摩诗歌的文体特征 日记（书信）在现代小说中的运用 鲁迅作品中的民俗现象 以上都是论题独到、论点新奇的例子。下面举反例： 论艺术美与生活美（论题过大） 论朱自请的散文（论题过大） 论骆驼祥子和小福子的死（论题过小） 要从某一部作品顺带谈一个问题，选择一个角度来深入的讨论。 2、收集材料：材料的收集是一个思考的过程，要带着问题进行，要有明确的针对性，逐步的凝聚眼光、集中思路，其中要注重一大一小两个问题： 大：收集材料的过程是完成文献综述的过程。跟自己论题相关的成果有哪些，重要的观点、已经运用过的角度和方法、概括前人的观点，这是论文的有机组成部分，要放在论文的第一段来写。 小：要准确的记录材料的出处、出版社、时间、页数。 3、提提纲：提纲的逻辑关系、层次感对论文的步骤有直接关系。 4、初稿：初稿尽早尽快的写，要连贯，一气呵成，然后再进行修订。 5、修订：最后的修改和确定要放慢速度，仔细的斟酌、严谨的推敲，反复的打磨。 三、非凡需要主要的几个问题 1、论文的看法和观点要尽可能的客观、公允。持之有据，论之有理。有材料来支持，有逻辑性认同，避免随意性，不要轻易说一些过头、过大的话，更不要为了支持自己的论点而贬低其他的观点。涉及到对应关系的时候更要客观公允。 2、引文一定要规范。假如打了引号就要注明出处。要注明原出处，不要用时间差异太大的版本（比如引用五四时期的材料就要用五四时期出版的，不要用现代的），用正规的版本，尽可能的避免转引。 3、要写自己的感受、体会、感想，写自己的东西，不要七拼八凑。 例如 http://www.2008w.com [编辑本段]本科毕业论文（设计）装订说明 完成的本科生毕业论文（设计）应当按照如下顺序装订成册： 1、封面（由教务处统一提供） 2、毕业论文（设计）成绩评定表 3、毕业论文（设计）任务书 4、毕业论文（设计）开题报告 5、毕业论文（设计）写作记录卡 6、毕业论文（设计）指导教师评审记录卡 7、彩色分隔页 8、毕业论文（设计） 毕业论文（设计）包含内容依次为：题目页、诚信保证、中文摘要、英文摘要、目录、正文内容、参考文献、附录（可选）、外文文献与翻译、致谢。 9、封底（由教务处统一提供）
㈣ 汽车尾灯控制时序逻辑电路设计毕业论文
基于VHDL语言的汽车尾灯控制电路的设计
摘要：本课题主要是基于可编程逻辑器件，使用硬件描述语言VHDL，采用“自顶向下”的设计方法编写程序实现汽车尾灯的控制，并对控制器进行编程下载，它的体积小，功耗低，成本低，安全可靠，能实现控制器的在系统编程，其升级与改进极为方便。
关键词： VHDL 汽车尾灯控制 时钟信号
1. 尾灯控制电路总框图，
根据电路总框图的描述，我们大概可以了解到整个汽车控制尾灯的工作原理，从中我们可以发现当左右转信号同时有效时，6盏灯的闪烁是通过一个与非门实现的。并且可以获知本次设计的汽车尾灯控制电路主要分为三个模块，即控制模块，左转LFTA模块和右转RITA模块。了解到这几点，就可以对本次设计作较为详尽的解释。
2．模块KONG。
模块KONG如图所示，此为整个程序的控制模块。程序如下：
Library ieee;
Use ieee.std_logic_1164.all;
Entity kong is
Port(left,right:in std_logic;
Lft,rit,lr:out std_logic);
End kong;
Architecture kong_logic of kong is
Begin
Process(left,right)
Variable a:std_logic_vector(1 downto 0);
Begin
A:=left & right;
Case a is
When”00”=>lft<=’0’;
Rit<=’0’;
Lr <=’0’;
When”10”=>lft<=’1’;
Rit<=’0’;
Lr <=’0’;
When”01”=>rit<=’1’;
Lft<=’0’;
Lr <=’0’;
When other=>rit<=’1’;
lft<=’1’;
lr<=’1’;
end case;
end process;
end kong_arc;
控制模块首先使用了库说明语句：library ieee;
Use ieee.std_logic_1164.all
使用ieee库中的std_logic_1164程序包的全部资源。此控制模块定义的实体名为kong。在程序中要求实体名与存储的文件名一致。实体名为kong，则存储的文件名为kong.vhd。且此段程序包有5个端口，其名称分别为left. Right. Lft. Rit. Lr 。left 和right的端口方式是输入，lft, rit, lr 是输出，他们的端口类型都是std_logic的数据类型。实体说明部分结束以后，就是结构体的说明部分。结构体是整个VHDL语言中至关重要的一个组成部分，这个部分给出模块的具体说明，指定输入与输出之间的行为。结构体对实体的输入输出关系可以用三种关进行描述，即行为描述，寄存器传输描述和结构描述。只不过结构体的框架是完全一样的。本结构体中包含有一个进程语句，进程语句中又包含有两个敏感量process(left ,right),从begin开始到end process结束是一组顺序执行语句，ieee标准数据类型“std_logic_vector”定义了两位位矢量1downto 0，变量为a。程序往下把left和right的与赋值给a，下面便执行case语句了 ，case语句是无序的，所以所有条件表达式的值都是并行处理的。当条件表达式的值为”00”时则把lft ,rit ,lr,都变为0，所有信号都无效。当条件表达式为”10”时,左转信号lft有效，其它信号都无效，当条件表达式的值为”01”时右转信号rit有效，其余的无效。若条件表达式为其它的情况的话，那么就将rit ,lft ,lr 全部置1，即全部有效。最后结束case语句 end case .结束进程和结构体语句。
3. 模块LFTA
源程序：
Library ieee;
Use ieee.std_logic_1164.all;
Entity lfta is
Port(en,clk,lr:in std_logic;
L2,l1,l0:out std_logic);
End lfta;
Architecture lft_arc of lfta is
Begin
Process(clk,en,lr)
Variable tmp:std_logic_vector(2 downto 0);
Begin
If lr=’1’ then
Tmp:=”111”;
Elsif en=’0’ then
Tmp:=”000”;
Elsif clk’event and clk=’1’ then
If tmp=”000” then
Tmp:=”001”;
Else
Tmp:=tmp(1 downto 0) & ‘0’;
End if ;
End if;
L2<=tmp(2);
L1<=tmp(1);
L0<=tmp(0);
End process;
End lft_arc;
模块LFTA同样使用了ieee库语句，定义的实体名为lfta，其共分为六个端口即en,clk,lr,l2,l1,l0,其中en,clk,lr为输入,l2,l1,l0的端口方式为输出，而它的端口类型同样也为std_logic数据类型。LFTA程序中结构体名为lft_arc,实体名为lfta 。结构体中包含有一个进程，共定义了三个敏感量clk,en,lr,设变量名tmp为2 downto 0 的三位位矢量。当左右开关同时接通时lr有效，即lr=1,此时tmp:=”111”右边的三盏灯全亮起来，当tr=1时但en=0则左边三盏灯全灭不亮。而如果这两种情况都不是的话，那么lr=’0’时当时钟上升沿脉冲到来时，如果tmp=”000”则左边第一盏灯亮，否则就将tmp(1 downto 0)和’0’的与赋值给tmp,那么依次左边的三盏灯就能实现从左到右按次序亮灭了。最后将tmp(2)送到l2，tmp(1)送到l1，tmp(0)送到lo，结束程序和结构体。这就是在实现左转弯的时候执行的程序的全过程。通过对左转的理解，右转弯就很容易了，其执行的过程和左转弯的时候非常相似的 。我们也可发现LFTA模块的功能是当左转时控制左边的三盏灯，当左右转信号都有效时，输出为全’1’。下面来看一下右转弯控制模块。
4.模块RITA
源程序：
Library ieee;
Use ieee.std_logic_1164.all;
Entity rita is
Port(en,clk,lr:in std_logic;
R2,r1,r0:out std_logic);
End rita;
Architecture rit_arc of rita is
Begin
Process(clk,en,lr)
Variable tmp:std_logic_vector(2 downto 0);
Begin
If lr=’1’ then
Tmp:=”111”;
Elsif en=’0’ then
Tmp:=”000”;
Elsif clk’event and clk=’1’ then
If tmp=”000” then
Tmp:=”100”;
Else
Tmp:=’0’ & tmp(2 downto 1);
End if;
End if ;
R2<=tmp(2);
R1<=tmp(1);
R0<=tmp(0);
End process;
End rit_arc;
和左转弯时候的相同，右转弯时再次使用了ieee的库说明，这样我们可以很清楚的理解了右转弯的原理，此时库定义的实体名为rita，对于实体名前面已经讲过了不再重复了，同样的程序包中还是使用了6个端口en ,clk,lr,r2,r1,r0. en ，clk, lr的端口方式是输入，r2,r1,r0的端口方式是输出。结构体中和左转时相同引入一个进程同时和三个敏感量：clk,en,lr。变量tmp为2downto 0的三位位矢量。当左右开关同时接通时lr=’1’，那么此时变量tmp=’111’，即右面的三盏灯都有信号，三盏灯全亮。否则lr=’0’，当en=’0’时，tmp=’000’，即三盏灯全灭掉。Elsif clk’event and clk=‘1’即当时钟脉冲上升沿到来时，en=’1’,如果tmp=”000”,就把”100”送到tmp 此时右边的第一盏灯亮。否则就把’0’和tmp(2 downto 1)的与送到tmp，则依次为右边第一盏灯，第二盏，第三盏亮。然后结束if语句。这个之后就和左转的程序是一样的了，将tmp(2)中的数值送到r2,将tmp(1)中的数值送到r1,将tmp(0)中的数据送到r0,然后结束进程语句和整个结构体语句。那么到这里整个汽车尾灯的VHDL程序控制就结束了。
5.结论：
本次设计用到了硬件描述语言VHDL实现了对汽车尾灯的控制，总结整个设计程序我们可以发现一些问题；
设计中的优点：基本实现了汽车在运行时候尾灯点亮方式的各种情况。
设计中的不足：由于在行车的时候都是用开关控制的，所以每一个开关应该有一个消除机械振动的装置，可以利用基本RS触发器来实现，所以在条件允许的情况下可以对整个设计进行进一步的改进。
6.参考资料：
王振红 《VHDL数字电路设计与应用实践教程》 机械工业出版社 2006年1月
彭容修 《数字电子技术基础》 武汉理工大学出版社 2005年9月
潘松 黄继业 《EDA技术与VHDL》 清华大学出版社 2006年11月
2009.12.27
library ieee;
use ieee.std_logic_1164.all;
entity ZHUKONG is
Port(left,right:in std_logic;
Lft,rit,lr:out std_logic);
end;
architecture kong_arc of ZHUKONG is
begin
Process(left,right)
Variable a:std_logic_vector(1 downto 0);
Begin
A:=left & right;
Case a is
When"00"=>lft<='0';
Rit<='0';
Lr <='0';
When"10"=>lft<='1';
Rit<='0';
Lr <='0';
When"01"=>rit<='1';
Lft<='0';
Lr <='0';
When others=>rit<='1';
lft<='1';
lr<='1';
end case;
end process;
end kong_arc;
library ieee;
use ieee.std_logic_1164.all;
entity LFTA is
Port(en,clk,lr:in std_logic;
L2,l1,l0:out std_logic);
end;
architecture lft_arc of LFTA is
begin
Process(clk,en,lr)
Variable tmp:std_logic_vector(2 downto 0);
Begin
If lr='1' then
Tmp:="111";
Elsif en='0' then
Tmp:="000";
Elsif clk'event and clk='1' then
If tmp="000" then
Tmp:="001";
Else
Tmp:=tmp(1 downto 0) & '0';
End if;
End if;
L2<=tmp(2);
L1<=tmp(1);
L0<=tmp(0);
End process;
end lft_arc;
library ieee;
use ieee.std_logic_1164.all;
entity RITA is
Port(en,clk,lr:in std_logic;
R2,r1,r0:out std_logic);
end;
architecture rit_arc of RITA is
begin
Process(clk,en,lr)
Variable tmp:std_logic_vector(2 downto 0);
Begin
If lr='1' then
Tmp:="111";
Elsif en='0' then
Tmp:="000";
Elsif clk'event and clk='1' then
If tmp="000" then
Tmp:="100";
Else
Tmp:='0' & tmp(2 downto 1);
End if;
End if ;
R2<=tmp(2);
R1<=tmp(1);
R0<=tmp(0);
End process;
end rit_arc;
㈤ 本科毕业论文设计几章比较合适
不知你的毕业论文是试验性的还是综述，如果是实验性的一般是有前言、试验内容和方法、结果、讨论、结论、参考文献、致谢